新書推薦：
《
有兽焉.10
》
售價：HK$
65.8
《
人文传统一（“人文传统”系列丛书第七版，人文传统1：史前时期—中世纪，回溯人类文明的源头）
》
售價：HK$
140.8
《
西瓜船
》
售價：HK$
54.9
《
轻松阅读：如何高效阅读一本书
》
售價：HK$
65.8
《
帝都绘“图解世界文化遗产”三部曲（长城、中轴线、大运河）
》
售價：HK$
400.4
《
左岸译丛：袜子的哲学
》
售價：HK$
52.8
《
全球对话主义（第二版）
》
售價：HK$
107.8
《
思考，快与慢
》
售價：HK$
107.8
|
| 編輯推薦： |
本书按照现代数字设计需要的基础知识和基本技能组织内容，旨在为读者提供从数字逻辑基础到复杂设计的全面知识。从设计的角度出发，系统阐述了数字电路基本模块、复杂模块和数字系统的设计方法，以及实现设计的工具和手段，培养学生建立“电路设计”的思维，掌握从门级到寄存器传输级的设计，并使用现代设计手段和工具准确描述和实现设计的基本能力。
?内容全面 涵盖数字逻辑基础、数字电路基本模块、现代设计手段和工具及数字系统设计等，不仅包含基本的数字电路理论，还包含可编程逻辑器件及其开发工具、Verilog HDL、RTL设计方法和简单RISC处理器核设计等。
?结构清晰 内容编排系统化，全书按照从基础到系统设计、每一章节按照从基础到高级、每个模块按照从基础到复杂编排，使学生可以循序渐进地掌握复杂数字电路的设计。
?易教易学 注重内容的实用性和可读性，舍弃现代数字设计中已不使用的内容，电路采用正向设计，符合学生认知规律。
?实用性强 提供了大量设计实例，侧重电路模块的功能和结构设计，侧重代码准确描述电路的实用技巧，强调学习的实践价值和应用能力。
?资源完善 提供了全套教学资源，包括微课视频、程序代码、
|
| 內容簡介： |
建设的要求，按照现代数字设计需要的基础知识和基本技能组织内容，介绍数字逻辑基础、数字电路基本模块、数字电路与系统设计方法、手段和工具等。全书共13章，包括数制和码制，逻辑代数，CMOS门电路，组合逻辑电路，锁存器、触发器和寄存器，同步时序电路，半导体存储器和可编程逻辑器件，可编程逻辑器件开发工具Quartus Prime，硬件描述语言Verilog基础，用Verilog HDL描述数字电路模块，寄存器传输级设计，一个简单的可编程处理器，模数和数模转换。
來源：香港大書城megBookStore,http://www.megbook.com.hk
为便于读者高效学习，快速掌握数字设计的基本理论与实践，《数字电路与逻辑设计——基于Verilog HDL和Quartus Prime（新形态版）》作者精心制作了完整的教学课件、完整的源代码与配套视频教程(728分钟)。
《数字电路与逻辑设计——基于Verilog HDL和Quartus Prime（新形态版）》可作为高等院校数字电路与数字系统类课程的教材，也可作为相关工程技术人员的参考用书。
|
| 目錄：
|
第1章数制和码制
视频讲解： 57分钟，5集
1．1几种常用的数制
1．1．1r进制
1．1．2二进制
1．1．3八进制
1．1．4十六进制
1．2数制之间的转换
1．2．1十进制转换为二进制
1．2．22K进制之间的转换
1．2．3基本二进制算术运算
1．3有符号的二进制数
1．3．1符号位数值
1．3．2有符号的补码
1．3．3有符号补码的加减法
1．4溢出
1．5几种常见的二进制编码
1．5．1BCD码
1．5．2ASCII码
1．5．3格雷码
习题
第2章逻辑代数
视频讲解： 52分钟，11集
2．1基本逻辑运算和逻辑门
2．1．1“与”运算
2．1．2“或”运算
2．1．3“非”运算
2．1．4“与非”和“或非”运算
2．1．5“异或”和“同或”运算
2．2逻辑代数的基本定理
2．3逻辑代数的基本规则
2．3．1代入规则
2．3．2反演规则
2．3．3对偶规则
2．4常用的逻辑代数公式
2．5逻辑函数的表示方法和逻辑化简
2．6逻辑函数的两种标准表达形式
2．6．1最小项和最小项的和
2．6．2最大项和最大项的积
2．6．3最小项表达式和最大项表达式之间的关系
2．7逻辑函数不同表示方式间的转换
2．7．1真值表与逻辑函数式间的转换
2．7．2逻辑函数式和逻辑电路图之间的转换
2．7．3真值表到波形图
2．8卡诺图化简
2．8．1卡诺图
2．8．2由逻辑函数画出卡诺图
2．8．3用卡诺图化简逻辑函数
2．8．4有无关项逻辑函数的化简
习题
第3章CMOS门电路
视频讲解： 49分钟，5集
3．1逻辑值的表示
3．2MOS管结构和工作原理
3．3NMOS门电路
3．4CMOS门电路
3．4．1CMOS反相器
3．4．2CMOS逻辑门
3．5传输门和三态缓冲器
3．6CMOS门电路的传播延时和功耗
3．6．1传播延时
3．6．2功耗
习题
第4章组合逻辑电路
视频讲解： 78分钟，10集
4．1组合逻辑电路的概述
4．2组合逻辑电路的分析和设计方法
4．2．1组合逻辑电路的分析方法
4．2．2组合逻辑电路的设计方法
4．2．3常用的基本逻辑功能
4．3多路选择器
4．3．1多路选择器设计
4．3．2多路选择器的级联
4．3．3用多路选择器实现逻辑函数
4．4编码器
4．4．1普通二进制编码器
4．4．2优先编码器
4．5译码器
4．5．1二进制译码器
4．5．2用小译码器实现大译码器
4．5．3用二进制译码器实现逻辑函数
4．5．47段数码管显示译码器
4．6比较器
4．7加法器
4．7．1自顶向下的设计
4．7．2半加器和全加器
4．7．3进位传播加法器
4．7．4提前进位加法器
4．7．5加减法器
4．8组合逻辑电路的时序
4．8．1传播延时和最小延时
4．8．2竞争和冒险
习题
第5章锁存器、触发器和寄存器
视频讲解： 66分钟，6集
5．1SR和锁存器
5．1．1SR锁存器
5．1．2锁存器
5．2门控SR锁存器
5．3D锁存器
5．4主从边沿触发器
5．4．1主从边沿D触发器
5．4．2带异步复位和置位的D触发器
5．5寄存器
5．6移位寄存器
5．6．1基本移位寄存器
5．6．2具有并行访问功能的移位寄存器
5．6．3双向移位寄存器
习题
第6章同步时序电路
视频讲解： 150分钟，16集
6．1同步时序电路的结构
6．2同步时序电路分析
6．3同步时序电路设计
6．3．1同步时序电路设计方法
6．3．2Moore机设计举例
6．3．3Mealy机设计举例
6．3．4状态的编码
6．4计数器
6．4．1同步模2n递增计数器
6．4．2同步模2n双向计数器
6．4．3同步BCD计数器
6．5移存型计数器
6．5．1环形计数器
6．5．2扭环计数器
6．6计数器的应用
6．6．1分频器
6．6．2序列信号发生器
6．7有限状态机（FSM）
6．7．1SM图
6．7．2设计举例： 序列检测
6．7．3设计举例： 边沿检测
6．8同步时序电路的时序分析
6．8．1触发器基本时序参数
6．8．2时序分析
习题
第7章半导体存储器和可编程逻辑器件
7．1概述
7．1．1存储器基本概念
7．1．2存储器的分类
7．2ROM
7．2．1ROM的结构
7．2．2各种类型的ROM
7．3RAM
7．3．1SRAM
7．3．2DRAM
7．4存储器容量的扩展
7．4．1位扩展
7．4．2字扩展
7．5可编程逻辑器件
7．5．1可编程逻辑器件的概念
7．5．2简单可编程逻辑器件
7．5．3复杂可编程逻辑器件
7．5．4现场可编程门阵列
习题
第8章可编程逻辑器件开发工具Quartus Prime
视频讲解： 16分钟，3集
8．1可编程逻辑器件设计流程
8．2Quartus使用
8．2．1Quartus简介
8．2．2新建工程
8．2．3设计输入
8．2．4编译
8．2．5引脚分配
8．2．6仿真
8．2．7编程和配置
8．3使用Questa完成仿真验证
8．3．1在Quartus中调用Questa进行仿真
8．3．2单独使用Questa进行仿真
习题
第9章硬件描述语言Verilog基础
视频讲解： 108分钟，13集
9．1概述
9．2Verilog HDL程序的结构
9．2．1模块和端口声明
9．2．2模块内连线和寄存器
9．2．3模块功能描述
9．3Verilog HDL基本元素
9．3．1标识符
9．3．2逻辑值
9．3．3字面常量
9．3．4数据类型
9．3．5参数
9．3．6矢量和数组
9．3．7运算符和表达式
9．3．8操作数的数据宽度
9．4数据流描述
9．4．1连续赋值语句
9．4．2用连续赋值语句描述组合逻辑电路
9．5行为描述
9．5．1always过程块
9．5．2语句块
9．5．3过程赋值语句
9．5．4过程赋值语句和连续赋值语句的不同
9．5．5if语句
9．5．6case语句
9．5．7循环语句
9．6结构描述
9．6．1模块实例化语句
9．6．2generate语句
9．6．3Verilog HDL的内置门级元件
9．7编译预处理语句
9．7．1宏定义
9．7．2条件编译
9．7．3文件包含
9．8写测试平台(testbench)
9．8．1系统任务和编译指令
9．8．2用于仿真的基本语句
9．8．3测试平台的结构
9．8．4激励信号波形的产生
9．8．5测试平台实例
习题
第10章用Verilog HDL描述数字电路模块
视频讲解： 84分钟，10集
10．1组合逻辑电路描述
10．1．1多路选择器
10．1．2译码器
10．1．3移位器
10．1．4加法器
10．2时序电路描述
10．2．1锁存器、触发器和寄存器
10．2．2移位寄存器
10．2．3计数器
10．2．4分频器
10．2．5序列信号发生器
10．3状态机描述
10．3．1序列信号发生器
10．3．2序列检测器
10．3．3交通灯控制器
习题
第11章寄存器传输级设计
视频讲解： 42分钟，4集
11．1寄存器传输级设计的特点
11．1．1RTL设计的电路结构
11．1．2RT运算和数据通路
11．2RTL设计方法
11．2．1从算法到ASM图
11．2．2从ASM图到ASMD图
11．2．3从ASMD图到FSMD图
11．3设计举例
11．3．1重复累加型乘法器
11．3．2改进的重复累加型乘法器
11．3．3移位累加型乘法器
11．3．4改进的移位累加型乘法器
习题
第12章一个简单的可编程处理器
视频讲解： 26分钟，3集
12．1概述
12．1．1专用处理器和可编程处理器
12．1．2RISC处理器和CISC处理器
12．2可编程RISC处理器基本结构
12．2．1数据通路结构
12．2．2控制通路结构
12．3设计一个简单的RISC处理器
12．3．1指令集
12．3．2数据通路设计
12．3．3控制通路设计
12．3．4处理器的Verilog HDL模型
12．4指令集扩展的RISC处理器
12．4．1指令集扩展
12．4．2数据通路
12．4．3控制通路
12．5处理器的进一步扩展和改进
12．5．1指令集扩展
12．5．2性能改进
习题
第13章模数和数模转换
13．1概述
13．2模数转换
13．2．1模数转换基本原理
13．2．2模数转换器的性能指标
13．3常见的ADC结构
13．3．1并行比较型ADC
13．3．2逐次逼近型ADC
13．3．3ΣΔ型ADC
13．4数模转换
13．4．1数模转换基本原理
13．4．2数模转换器的性能指标
13．5常见的DAC结构
13．5．1权电阻型DAC
13．5．2R2R倒T型电阻网络DAC
习题
参考文献
|
| 內容試閱：
|
“数字电路与逻辑设计”是电子信息类、计算机类、自动化类等专业的重要基础课。近几十年来，数字技术和集成电路飞速发展，数字电路和系统的设计方法、设计手段和设计工具都发生巨大的变化，数字系统的复杂度和规模也在不断增大，这些都对这门课程的教学提出了很大的挑战。
本书的主要目的是帮助读者实现从数字逻辑电路零基础到掌握复杂数字电路模块和系统设计的跨越。因此，本书内容涵盖了数字设计必需的基础知识、基本技能、设计工具和基本方法等，希望帮助读者奠定现代数字设计基础。
本书第1~6章主要介绍了数字逻辑电路基础，是传统数字电路课程的主要内容，主要采用手工方法和基本门电路与基本存储单元进行设计。虽然现代数字系统更多地采用EDA工具和硬件描述语言进行设计，但掌握数字逻辑电路基本的设计和优化方法、掌握数字电路基本模块的设计和电路结构对读者更进一步学习数字系统设计依然非常重要，可以使读者在后续学习复杂系统设计时对基本模块的使用更加顺畅，在使用EDA工具进行设计时能够更准确地描述电路模块。本书第7~12章介绍了现代数字设计必需的设计载体、设计工具、设计手段和设计方法等先进的内容。各章的主要内容如下。
第1章的主要内容是数制和码制，介绍了数字信号的表示方法。
第2章的主要内容是逻辑代数，是数字逻辑电路的数学基础，介绍了数字逻辑电路的基础知识、如何用逻辑函数表示和优化数字逻辑电路。
第3章介绍了CMOS门电路的基础知识，是数字逻辑的电路基础。
第4章的主要内容是组合逻辑电路，介绍了组合逻辑电路的基本分析和设计方法、组合逻辑电路基本模块的设计和电路结构。
第5章的主要内容是数字电路中的存储单元，介绍了锁存器、触发器和寄存器的电路结构、工作特性和基本应用。
第6章的主要内容是同步时序电路，介绍了同步时序电路的基本分析和设计方法，讨论了规则时序电路模块的设计和电路结构； 介绍了随机时序电路（状态机）在行为级的设计方法； 讨论了同步时序电路的时序参数和影响时序电路性能的因素。
第7章介绍了半导体存储器的基本概念、结构和特点以及可编程逻辑器件的结构和特点。
第8章介绍了可编程逻辑器件开发工具Quartus Prime的设计流程，展示了如何使用EDA工具完成设计输入、综合、仿真和在FPGA上实现的过程。
第9章的主要内容是硬件描述语言Verilog的基本元素和基本语法，本章把用于综合和用于仿真的语言结构分开来介绍，先介绍了Verilog可综合的语言结构，后介绍了用于仿真的语言结构和如何写测试平台。本书没有介绍Verilog HDL的全部内容，只是介绍了最常用的可综合的和用于仿真的语言结构，目的是使读者能够快速掌握使用Verilog HDL来描述电路和进行仿真的方法。
第10章介绍了如何用Verilog HDL准确描述各种组合逻辑电路和时序逻辑电路模块。
第11章的主要内容是如何在寄存器传输级设计数字系统，包括寄存器传输级设计的电路结构、数据通路和控制通路的构建以及寄存器传输级设计的步骤。通过一个较复杂的数字系统设计例子，展示了从算法到电路结构的设计和优化过程，并给出了完整的Verilog HDL代码。
第12章的主要内容是一个简单RISC处理器核的设计，介绍了RISC处理器的主要特点和工作原理，展示了如何利用寄存器传输级设计方法实现一个简单的固定周期的RISC处理器的设计，并讨论了处理器进一步扩展的方法。
第13章的主要内容是模数和数模转换，介绍了模数和数模转换的基本原理以及常见的ADC和DAC的结构。
对于不涉及硬件描述语言的数字电路类课程，可使用本书第1~7、13章，30~36学时即可完成这部分内容的学习； 也可以使用全部内容，48~56学时即可以完成学习。
本书每章后都提供了习题，供读者进行练习； 本书的配套资源中包含约100个Verilog HDL代码，习题答案和代码。
配套资源
程序代码等资源： 扫描目录上方的“配套资源”二维码下载。
教学课件、教学大纲、习题答案等资源： 扫描封底的“书圈”二维码在公众号下载，或者到清华大学出版社官方网站本书页面下载。
微课视频(728分钟，86集)： 扫描书中相应章节中的二维码在线学习。
注： 请先扫描封底刮刮卡中的文泉云盘防盗码进行绑定后再获取配套资源。
本书第1~7、9~13章由何晶撰写，第8章由杨霏撰写； 第1、3、5、6、11~13章的教学视频由何晶制作，第2、4、7~10章的教学视频由杨霏制作。
由于编者水平有限，加上时间仓促，书中错误和疏漏之处在所难免，敬请读者批评指正。
编者
2025年1月
|
|
購物車/收銀台(0) | 在線留言板
| 付款方式
| 運費計算
| 聯絡我們
| 幫助中心 |
加入書簽
HOME
新書上架
