新書推薦：
《
古文观止（上+下）（2册）高中生初中生阅读 国学经典丛书原文+注释+译文古诗词大全集名家精译青少年启蒙经典读本无障碍阅读精装中国古代著名文学书籍国学经典
》
售價：HK$
96.8
《
问物：可触摸的意义
》
售價：HK$
82.5
《
宠物革命：动物与现代英国生活的形成
》
售價：HK$
79.2
《
世界杂货店：罗伯特·谢克里科幻小说集（新版）
》
售價：HK$
74.8
《
（棱镜精装人文译丛）蔑视大众：现代社会文化斗争的实验
》
售價：HK$
60.5
《
皇家宫廷中的保健秘方 中小学课外阅读
》
售價：HK$
63.8
《
《诗经》十五讲 十五堂《诗经》历史文化与文学课 丹曾人文通识丛书
》
售價：HK$
86.9
《
述异记汇笺及情节单元分类研究（上下册）
》
售價：HK$
104.5
|
| 內容簡介： |
本书着重叙述低功耗电路设计，第1部分概述低功耗电子技术和深亚微米下体硅SOI技术的进展、CMOS纳米技术中的漏电流及光互连技术等；第2部分阐述深亚微米设计模型、低功耗标准单元、低功耗超高速动态逻辑与运算电路，以及在结构、电路、器件的各个层面上的低功耗设计技术；第3部分主要针对CAD设计工具及低功耗设计流程进行阐述。本书的内容来自低功耗集成电路设计领域三十多位国际知名学者和专家的具体实践，包括学术界与工业界多年来的研究设计成果与经验，所介绍的技术可以直接应用于产品设计。
本书可以作为微电子、电子科学与技术、集成电路等领域的研发、设计人员及工科院校相关专业师生的实用参考资料。
|
| 關於作者： |
|
〔瑞士〕Christian Piguet
|
| 目錄：
|
第1部分 概述
第1章 功率和工艺最小化技术
1.1 介绍
1.2 集成电路功耗
1.3 工艺选择和基本原理
1.4 通过衬底反偏控制泄漏电流
1.5 系统级性能
1.6 工艺、电压和温度变化
1.7 电路和微体系结构的变化影响
1.8 自适应技术与变化耐受性
1.9 动态电压缩放
1.10 结论
参考文献
第2章 低功率数字信号处理器
2.1 介绍
2.2 驱动程度中的应用
2.3 计算密集型功能和DSP方案
2.4 DSP作为SoC的一部分
2.5 结论与未来趋势
2.6 致谢
参考文献
第3章 高能效可重构处理器
3.1 引言
3.2 可重构结构的能效
3.3 DART结构
3.4 确认结果
3.5 结论
3.6 感谢
参考文献
第4章 Macgic,一种可重配置的低功耗数字信号处理器
4.1 概述
4.2 Macgic DSP架构
4.3 Macgic DSP重配置机制
4.4 性能结果
4.5 总结
参考文献
第5章 低功耗异步处理器
5.1 概述
5.2 异步电路的低功耗技术
5.3 低功耗设计方法
5.4 异步处理器:简介
5.5 系统级低功耗技术
5.6 总结
参考文献
第6章 通讯用低功耗基带处理器
6.1 概述
6.2 基带DSP数字处理器DBBP
6.3 低功耗无线基带DSP处理器设计
6.4 案例研究一:可变数据长度和计算精度
6.5 案例研究二:块交织器的硬件结构
6.6 总结
参考文献
第7章 降低SRAM的待机功耗
7.1 概述
7.2 降低泄漏
7.3 噪声裕度和速度要求
7.4 局部切换源-衬底偏置
7.5 结果
7.6 结论
参考文献
第8章 低功耗高速缓存设计
8.1 概述
8.2 高速缓存结构
8.3 影响高速缓存功耗的因素
8.4 低功耗技术
8.5 总结
8.6 致谢
参考文献
第9章 低功耗嵌入式系统的存储器结构
9.1 概述
9.2 存储器分区
9.3 存储器传输优化
9.4 总结
参考文献
第2部分 低功耗电路
第10章 片上系统设计中功耗和性能的折中
10.1 概述
10.2 硬件强度
10.3 架构复杂度
10.4 能量-效率准则
10.5 其他能量-性能准则
10.6 例子:增加一个执行旁路
10.7 结论
10.8 致谢
参考文献
第11章 具有功率监控操作系统级的低功耗SoC
11.1 概述
11.2 相关工作
11.3 准备:SoC架构的产生
11.4 特定应用操作系统的自动产生
11.5 实验
11.6 结论
参考文献
第12章 SoC的低功耗数据存储和通信
12.1 概述
12.2 相关工作
12.3 软件控制存储器的层级优化
12.4 MHLA的案例研究
12.5 软件控制高速缓存缺失优化
12.6 结论
参考文献
第13章 片上网络:SoC互连的高能效设计
13.1 概述
13.2 微网络:架构和协议
13.3 高能效微网络设计
13.4 结论
参考文献
第14章 应用于无线传感器网络的高集成度超低功耗RF收发机
14.1 概述
14.2 低功耗无线电中的FR MEMS
14.3 Ad Hoc点对点无线传感器网络接收机
14.4 Ad Hoc无线传感网络发射机
14.5 低功耗电路设计技术
14.6 系统集成
14.7 结论
14.8 致谢
参考文献
第15章 移动自组网的高能效按需路由协议
15.1 概述
15.2 MANET路由协议
15.3 低功耗路由协议
15.4 高能效源路由
15.5 寿命预测路由
15.6 源路由算法的定量评价
15.7 结论
参考文献
第16章 建模计算、传感和驱动表层
16.1 概述
16.2 胶体计算
16.3 应用程序划分
16.4 通信体系结构和失效管理
16.5 仿真基础
16.6 总结
16.7 致谢
参考文献
第3部分 低功耗设计的CAD工具
第17章 低功日耗软件技术
17.1 概述
17.2 预测平均功率的软件模型
17.3 预测瞬时功率的指令级模型
17.4 瞬时功率预测的新兴应用:安全性
17.5 致谢
参考文献
第18章 低功耗能耗编译器优化
18.1 概述
18.2 为什么是编译器
18.3 功率-能量-性能
18.4 优化列表
18.5 未来有关功率能量的编译器研究
18.6 致谢
参考文献
第19章 利用可重定目标工具流程的低功耗处理器内核设计
19.1 概述
19.2 设计高效率专用处理器的可重定目标工具流
19.3 低功耗处理器架构设计
19.4 一款应用于音频译码的超低功耗DSP
19.5 结论
19.6 致谢
参考文献
第20章 系统设计阶段低功耗设计与功能同步验证自动化的最新进展
20.1 概述
20.2 用于低功耗的先进回路变换
20.3 在Intel IXP1200上开发任务级和数据级并行
20.4 利用SSDE的先进功能共同验证
参考文献
|
| 內容試閱：
|
第章
功耗和工艺最小化技术
概述
十几年来工艺的按比例缩小使集成电路具有了更高的集成度和性能但集成
电路功耗也持续提高由于晶体管制造尺寸缩小并且晶体管绝对尺寸减小需要
考虑器件更大的偏差直到最近增加的功耗主要是动态功耗更薄的氧化层要
求必须降低阈值电压以在更低的电源电压下维持器件性能然而漏源的泄漏电流
却呈指数关系增加更陡峭的掺杂分布和更高的电场强度增加了其他的泄漏导
致了亚
工艺的晶体管直流泄漏电流增加将限制未来芯片的性能和整体
功耗由结构的变化如更高的并行性以及更深的流水线造成的功耗可能会超过持
续增加的动态功耗后者意味着每级有更少的门电路因此需要更先进的电路技
术如多米诺逻辑这会增加动态功耗采用较少的逻辑级数增加了对工艺的敏感
程度最后由于尺寸的缩小要求更低的电源电压芯片和系统级的电源电压的变
化也越来越麻烦
本章重点讨论了器件偏差和泄漏增加对设计的影响该机制是工艺的直接结
果并且随着时间推移更为重要因此需要经过合理设计降低影响微处理器的频
率偏差经由速度分级进行处理即速度更快的芯片被分拣出来高价销售速度
不够或待机电流过高的芯片被丢弃考虑产出率对于鲁棒性设计非常重要我们
还讨论了设计技术特别是体偏压和电源电压的调整的应用这有助于解决工艺偏
差平均泄漏电流以及动态功耗的问题我们将通过设计实例展示这些技术
集成电路功耗
泄漏电流增加是晶体管尺寸缩小的副产物自
工艺后其占总功耗的
重要部分到工艺节点在高性能产品中泄漏功耗达到了总功耗的五分之
一近年来随着电池供电的手持式电子设备的盛行如手机
,等电源管
理成为设计中需要优先考虑的问题在集成电路工作在待机模式时可以通过反
向衬底偏置
休眠模式来减小泄漏电流这些设计方法将在下面的章节中
介绍在节介绍了通过动态电源电压管理
分别代表动态功耗即开关过程中电容充放电引入的功耗静态泄漏功耗以及由
于管和 管在开关过程中同时导通带来的短路功耗对于设计优秀的电路最
后一项的数值通常大约为动态功耗的F或者更少因此这一项可 以 忽 略数 字
是电源电压
是工作频率
是每个周期内晶体管开关活
动因子因此利用
==项是降低数字系统功耗的最有效方法然而对于固定的输
入斜率和固定负载的数字电路
是一个常数由工艺决定从第一项可以看出由电压引起的延迟可
以看作线性的
01 的概念就是限制
和频率这样应用中潜伏的约束便会出
现但是完成应用功能所需的能量减少由式
这种机制可以通过限制漏极到栅极的电压来抑制而源极或者漏极
到衬底电压过大都会使这种情况发生恶化源漏二极管区以及阱二极管区的漏电
相对于
3LL和STU部分来说都是微不足道的通过离子注入补偿可以限制结电
容然而晶体管按比例缩小需要陡峭的掺杂常为鸟嘴分布来提高漏区的沟道
边缘的带间隧道
电流尤其是漏极到衬底 的 偏 置 增 加 的 时 候这 部 分 可
能也限制了亚
工艺中 -..的应用控制这些漏电是有效利 用 衬 底 偏 压
的关键这需要仔细设计电路以及采用适当的晶体管结构
工艺选择和基本原理
沟道长度减小要求氧化层的厚度也要减小以保持栅极对沟道的控制氧化
层厚度减小需要降低电源电压从而限制电场强度于某个可靠的值另外为了
在低电源电压的条件下保持电路性能维持较高的栅极过驱动电压
采用电路技术来限制动态功耗和待机功耗的目标之一便是扩 大 允 许 的
阈值电压以及工艺指标范围这就意味着
; 要大于0
独立于电源电压这
要增加相同性能时的动态功耗
假设电源电压或者01
选择的电压值足以应对处理器的工作频率恒定时
休眠状态下
无状态保持的睡眠模式也会引起功率损失目前的逻辑状态必须在睡眠之前
保存在恢复正常工作时重新建立这需要低待机功耗的存储介质移动数据需要
时间和功耗这削弱了由睡眠所降低的泄漏功耗同时阻止了频繁使用睡眠如果
这个存储器在片外那么高输入输出电压和片外电容会增加功率损失设计人员
提出了大量低功耗的方案重点是考虑实现进入和退出时的低能耗以及低的唤
醒延迟和输入响应
有效频率
为了计算密集的应用程序动态功率分配如图所示泄漏功率在计算需
第章功耗和工艺最小化技术
求程度时非常有趣比如处理器正在等待用户输入信息或者手机在连接的间隙时
前者可以是几赫兹而后者小于GY
尽管频率如下面所 述 可 能 会 较 高但 每
秒内的计算周期非常小这里有效频率就是用来描述在某个指定的时期内计
算的周期数实际的频率可能会根据处理器是否在运作或者是否处于低功耗的
休眠模式等具体情况而有所变化有效频率可以用来测量处理器平均实际工作状
态例如在实际应用时处理器在平均频率获得中断的请求如从键盘上敲下的命
令当处理器处理输入而进行一系列计算时每一个中断都可唤醒处理器例如把
它添加到显示器缓冲计算的要求根据正在服务的不同类型的中断来决定---
这或许是一个给信息排序的命令有效频率则是单位时间内的长期平均有效时钟
数即每 个 中 断 包 含 的 指 令 数 乘 以 中 断 的 次 数例 如每 个 中 断 的 中 断 率 是
状态可保留
第一个优点允许这种方法在任意工艺中实现对于长沟道器件设计者在设计
时通过在其周围绘制隔离环可以改善衬底效应第二个优点意味着这种实现方法
不会引起明显的电压跌落或者说相比于正常工作时它可以改善在同一待机水
平时的有效功率最 后 一 点 的 优 势 在 于 睡 眠 模 式此 时 电 源 可 以 是 完 全 断 开 连 接
的采用
在进入和退出低功耗状态时不会损失数据这就允许功率控制对于
操作系统和应用软件来说是透明的而且节省了一定的能量常常很难预测一个
设备多长时间会保持在待机状态尤其当这取决于用户交互时保持精确的芯片
工作状态在进入或退出低功耗工作模式时将功率损失减小到最小这些都可使得
这种模式得到越来越广泛的使用
电压数百个开关分布在整个装置中提供衬底偏置电压以及低阻抗的衬底连接
其代价是需要在整个布局中规定控制和供给这种过强的偏置在小尺寸工艺中是
不适用的小尺寸工艺中存在更多的掺杂同时氧化层厚度较薄会引起二阶效应
这种-..的实现方式会增加STU
从而限制泄漏机制低于H光环掺杂的
晶体管中源极二极管存在的直接.V.V泄漏会增加可以通过反向偏置来限制总
的待机电流因此在超的工艺线上采用-..
需要在晶体管设计时充 轻二阶分量休眠模式可以在芯片上保留所有存储状态并且在发生任意中断时
退出不过休眠模式不具有状态保持性需要一个冷启动因此通常主张用
复位而不是一个中 断 来 终 止 它休 眠 模 式 执 行 情 况 和 结 果 将 在 下 面 的 章 节 详 细
描述
不到微处理器总晶体管宽度的F
而其他部分的高比例则表明了设计带来 的 低
有效因子同时也依赖于足够的片上去耦电容来提供瞬时电流为此有效电路中
穿插了总共Z的去耦电容
对于睡眠以及休眠模式包括 1在内的一些晶体管处于截止状态在睡眠
模式下核心
但这种情况下应避免出现数据丢失其实与其降低 J1:2
管的衬底电压不如提高 J1:2的源极电压如此一来并不需要采用双衬底或三
阱工艺也不需要电荷泵电路由于漏极到衬底电压并没有增加如同限制 STU
第章功耗和工艺最小化技术
|
|
購物車/收銀台(0) | 在線留言板
| 付款方式
| 運費計算
| 聯絡我們
| 幫助中心 |
加入書簽
HOME
新書上架
